| Mô tả môn học: |
Môn học này giúp sinh viên hiểu rõ về tổng hợp logic, sự chuyển đổi từ một mô tả mạch nhiều tầng thành một mô tả cổng tối ưu. Môn học này đề cập đến việc thiết kế các thuật toán chính xác và xấp xỉ cho tổng hợp logic hình thành cơ sở cho các công cụ thiết kế VLSI Computer- Aided Design ( CAD). Chủ đề bao gồm tổng hợp các mạch hai tầng, tổng hợp các mạch đa tầng, tổng hợp các máy trạng thái. Đồng thời môn học này còn giúp SV biết cách sử dụng HDL trong thiết kế hệ tổ hợp, hệ tuần tự và FSM. |
VI 
EN